一、總體要求 掌握數字邏輯電路的基本原理與特性、數字邏輯電路的基本分析方法和設計方法，具備數字邏輯電路設計和綜合的基本技能。 二、內容及比例 1、數系與代碼 ~5% 數的十進制、二進制、八進制和十六進制表示以及它們之間的相互轉換，符號數的S-M碼，補碼，反碼表示以及它們之間的相互轉換；帶符號數的補碼的加減運算；BCD碼、GREY碼； 2、邏輯門電路 ~5% 門電路的工作原理和特性、CMOS傳輸門、施密特觸發器結構和工作原理。邏輯電路的靜態、動態特性分析；三態輸出結構、漏極開路輸出結構； 3、邏輯代數基礎 ~15% 邏輯代數的公理、定理，對偶關系；邏輯函數的表達形式：積之和與和之積標準型、真值表；組合電路的分析：邏輯函數的化簡，無關項的處理、冒險問題和多輸出邏輯化簡的方法。 4、組合邏輯設計 ~20% 利用基本的邏輯門完成組合邏輯電路的設計，利用基本的邏輯門和已有的中規模集成電路（MSI）邏輯器件如譯碼器、編碼器、多路選擇器、多路分配器、異或門、比較器、全加器、三態器件等作為設計的基本元素完成更為復雜的組合邏輯電路設計的方法。 5、時序邏輯基礎與分析 ~15% 基本時序元件R-S型,D型,J-K型,T型鎖存器、觸發器的電路結構，工作原理，時序特性, 功能表，特征方程表達式，不同觸發器之間的相互轉換；鐘控同步狀態機的模型圖，狀態機類型及基本分析方法和步驟，使用狀態表表示狀態機狀態轉換關系；鐘控同步狀態機的設計：狀態轉換過程的建立，狀態的化簡與編碼賦值、使用狀態轉換表的設計方法、使用狀態圖的設計方法。 6、時序邏輯設計 ~20% 利用基本的邏輯門、時序元件作為設計的基本元素完成規定的鐘控同步狀態機電路的設計任務：計數器、位移寄存器、序列檢測電路和序列發生器的設計；利用基本的邏輯門和已有的中規模集成電路（MSI）時序功能器件作為設計的基本元素完成更為復雜的時序邏輯電路設計的方法。 7、存儲器及其在數字邏輯系統實現中的運用 ~5% 存儲器（ROM,SRAM）的基本工作原理和結構；存儲器在數字邏輯系統設計的硬件實現中的運用。 8、模數轉換器、數模轉換器(ADC/DAC)原理及應用簡介 ~5% 模擬-數字轉換器、數字-模擬轉換器(ADC/DAC)的基本電路結構、工作原理和應用。 9、脈沖電路 ~10% 單穩態電路工作原理、電路結構和工程應用，限幅電路工作原理和電路結構，多諧振蕩器工作原理和電路結構、工程應用，555定時器的工作原理和應用。 三、題型及分值比例 1、選擇題：10% 2、填空題：10% 3、畫圖題：10% 4、化簡題：10% 5、分析題：30% 6、設計題：30%
另外，2010年電子科技大學數字電路復試大綱.pdf 見11樓 | 
發表于 2012-2-11 22:31
收藏
分享
支持
反對
樓主
