IC攻城獅求職寶典 02 2018年IC設計企業 筆試題 02 匯頂

IC集成電路

1.        下面關于PLL電路表述正確的是：
A.        PLL屬于模擬電路，無法用全數字電路實現
B.        PLL相對于參考時鐘，可以輸出分頻、倍頻、分數頻的時鐘
C.        PLL輸入的參考時鐘jitter，在PLL輸出是會變大，也有可能變小
D.        PLL的jitter值等于同步數字電路中clock uncertainty的設定值
解析：jitter在線路傳輸過程中也會被改變。

BC

IC集成電路

4.        以下關于驗證的描述，正確的是
A．        驗證平臺使用checker檢測DUT的行為，只有知道DUT的輸入輸出信號變化之后，才能根據這些信號變化來判定DUT的行為是否正確
B．        SystemVerilog區別于verilog的一個重要特征是其具有面向對象語言的特性：封裝、繼承和多態
C．        UVM是synopsys、cadence、mentor等EDA廠商聯合發布的驗證平臺
D．        Verilog，SystemVerilog, SystemC, UVM 都是驗證常用的硬件語言
解析：（1）checker是根據當前的輸入值去判斷輸出值的正確性。（2）UVM由mentor發布。（3）UVM不是語言，而是一套驗證系統。